Forum

Bonjour à tous,

Je reviens sur ma programmation VHDL, mais sur un autre problème que je n'ai pas réussi à résoudre.

Voila l'intitulé du problème : J'aimerai pouvoir lire un élément d'un vecteur (case mémoire). Je m'explique un peu mieux : j'ai un vecteur de 68 cases, et j'aimerai à chaque coup de clock pouvoir lire un autre élément de ce vecteur, donc changer de case.

Pour faire simple j'aimerai lire tout mon vecteur mais bit à bit.

voila déjà ma réflexion :

signal bit_recup : std_logic;
signal cpt_68 : std_logic_vector(6 downto 0)
signal vecteur_68_case : std_logic_vector(67 downto 0);

-- dans un process je vais l'instruction suivante
bit_recup "1000011") then
cpt_68 <= "0000000";
end if;
else
cpt_68 <= "0000000";
end if;
end process Compteur_68E;